Estaba con ganas de escribir un poco y me decidí por este artículo que no tiene nada de novedoso, de hecho es bastante obsoleto pero quería dejar un poco de la historia de como comenzaron, ya en la era de los semiconductores, las famosas funciones que hoy utilizamos a diario en los microprocesadores sin siquiera darnos cuenta…. pero con un pequeño toque personal… hechas con transistores y probadas.

Sin más preámbulos vamos al artículo:

FUNCION IGUALDAD

Es aquella función en cuya salida ( Y ) existe el mismo valor que en su entrada (A).

Su tabla de verdad y símbolo serían los siguientes:

igualdad

y este su circuito ( clic en la imagen para agrandar )

f-igualdad

yendo de derecha a izquierda nos encontramos con lo que denominaremos la etapa de salida conformada por R6, Q3, T3, D2 y Q4, cuya misión es la de suministrar un nivel de tensión alto o bajo en la salida ( D3 y R7 ).

Supongamos que la salida este a un nivel bajo, entonces el colector de Q4 deberá tener un nivel de tensión próximo a los 0V; para que ello ocurra Q4 deberá estar en condición de saturación por el contrario si la salida estuviese en un estado alto Q3 deberá estar en saturación haciendo que la corriente fluya a través de R6 y D2 respectivamente, de lo anterior se deduce que R6,Q3 y D2 constituyen la etapa de salida para los niveles altos y Q4 para los niveles bajos.

Un punto a tener en cuenta es que Q3 y Q4 no pueden ser activados simultáneamente ya que de ese modo se produciría un cortocircuito en la salida, es por eso que se realiza la denominada etapa de excitación conformada por R4,Q2 y R5 para que esto no ocurra.

Observemos el circuito, si no hay corriente de base en Q2 este se encontrará en corte presentando una gran impedancia entre colector y emisor y haciendo que la corriente fluya a través de R4 hacia la base de Q3 poniéndolo en estado de saturación y, debido a que Q2 no se encuentra conduciendo, la caída de tensión en la resistencia R5 es 0V dejando al corte Q4; por el contrario si existiese corriente en la base de Q2 este pasaría al estado de saturación cayendo abruptamente la tensión de base de Q3 que lo llevaría al corte y aumentando del mismo modo la caída de tensión en R5 haciendo que Q4 se sature.

Por último quedaría por ver la etapa de entrada y adaptación compuesta por Q1, D1,R1 y R2, como se puede apreciar el funcionamiento con respecto de Q2 es mas que simple, el tema aquí esta en la entrada ya que si no existiese D1 y R3 cualquier tensión que superase los 0,25V sería tomada como nivel alto por Q1. Veamos, la tensión aplicada a la entrada atraviesa R1 y D1 reflejándose en en la unión BE de Q1 produciendo caídas de tensión en cada uno de los elementos siendo la más importante aquí la producida en D1. Como no va a circular corriente hasta que el nivel de entrada supere los 0,9V Q1 se mantiene en estado de corte y Q2 en saturación, superada esa tensión se invierte el proceso recién cuando Q1 alcance los 1,2V aproximadamente ( 0,9V + 0.25V ).

Hasta aqui les parece interesante?… veamos entonces la

FUNCION INVERSION

Primero su simbolo y su tabla de verdad

inversor

y su circuito correspondiente

f-inv

Como podemos apreciar tanto la etapa de salida ( R4, Q3, D2, Q4 ) como la de excitación ( R2, Q2, R3 ) son iguales al ejemplo anterior así que solo nos vamos a concentrar en la etapa de entrada y adaptación formada por D1, Q1 y R1.

A simple vista notamos que la disposición de Q1 cambió, la entrada de señal es ahora a través de su emisor; de esta forma circulará a través de R1 una corriente que sera la suma de la corriente circulante por la unión BE de Q1 más la circulante por la unión BC de ese mismo transistor y que circula a su vez por la unión BE de Q2.

Ante la presencia de una señal lógica baja la unión BE de Q1 quedará polarizada de manera directa haciendo que la circulación de corriente lo ponga en estado de saturación; como la tensión CE de Q1 será muy pequeña en este estado, Q2 estará al corte. Si por el contrario la señal de entrada posee un nivel lógico alto circulará corriente por la unión BC de Q1 haciendo que Q2 entre en estado de saturación.

El diodo D1 esta colocado para proteger la entrada de Q1 ante un eventual valor negativo de tensión; llegado el caso la entrada vería solamente el valor de tensión directa del diodo D1.

FUNCION OR

Símbolo y tabla de verdad

or

Circuito

f-or

Nuevamente no hay modificaciones en las etapas de salida y excitación pero como esta función posee dos entradas ( A y B ) la etapa correspondiente se duplica; una entrada ( A ) esta constituida por R1, D1, Q1 y R3 y la otra ( B ) por R2, D2, Q2 y R5 quedando R4 que es común a ambas entradas.

Si la entrada A esta a nivel alto circulará corriente por R1, D1, la unión BE de Q1 y R3 haciendo que Q3 quede al corte, lo mismo sucederá si la entrada B esta en alto con la diferencia obvia que la corriente circulará esta vez por R2, D2, la unión BE de Q2 y R5.

En caso que ambas entradas estén a nivel alto Q1 y Q2 entrarían en saturación simultáneamente manteniendo el estado de corte de Q3, en el caso contrario ( ambas entradas a nivel bajo ) Q1 y Q2 entrarían en corte por no circular corriente en la unión BE de ambos lo cual hará que la tensión de colector sature a Q3.

Resumiendo podemos decir que:

Cuando A y B = 0 Q1 esta en corte, Q2 esta en corte, Q3 en saturación y la salida = 0
Cuando A = 0 y B = 1 Q1 esta en corte, Q2 en saturación, Q3 en corte y la salida = 1
Cuando A = 1 y B = 0 Q1 esta en saturación, Q2 en corte, Q3 en corte y la salida = 1
Cuando A y B = 1 Q1 esta en saturación, Q2 esta en saturación, Q3 en corte y la salida = 1

FUNCION AND

Símbolo y tabla de verdad

and

Circuito

f-and

Como en los casos anteriores la etapa de salida no difiere, si lo hace la etapa de excitación que es doble ( Q6 y Q3 ). Para que a la salida exista un nivel alto tanto Q6 como Q3 deberán estar al corte, si cualquiera de ellos entra en estado de saturación la salida pasará a nivel bajo, o sea que aquí es donde se produce la función AND.

Con respecto a las entradas ambas se comportan del mismo modo que lo explicado en la función OR e IGUALDAD con la diferencia que las salidas por colector van a etapas independientes de excitación ( Q1-Q6 y Q2-Q3 ) por lo tanto creo que no hay mayores problemas en entender el funcionamiento. Solo diremos que la entrada A estará compuesta por R1, D1, Q1, R3 y R4 y la entrada B por R2, D2, Q2, R5, y R6.

Resumiendo:

Si A = 0 y B = 0 Q1, Q2, D1, D2 y Q4 no conducen; Q6,Q3 y Q5 estan en saturación y la salida = 0
Si A = 0 y B = 1 D1, Q1, Q3 y Q4 no conducen; D2, Q2, Q6 y Q5 si conducen y la salida = 0
Si A = 1 y B = 0 D2, Q2, Q6 y Q4 no conducen; D1, Q1, Q3 y Q5 si conducen y la salida = 0
Si A = 1 y B = 1 Q6, Q3 y Q5 no conducen; D1, D2, Q1, Q2, y Q4 si conducen y la salida = 1

FUNCION NOR

Símbolo y tabla de verdad

nor

Circuito

f-nor

Aquí las etapas de salida y de excitación son iguales a las mostradas en el circuito anterior y las etapas de entrada son iguales a la explicada en el circuito de la función INVERSION con la diferencia que aquí se duplican, la entrada A estará compuesta por Q1, D1 y R1 y la entrada B por Q2, D2 y R2.

Resumen:

Si A = 0 y B = 0
BE Q1 en conducción, BC Q1 en corte
BE Q2 en conducción, BC Q2 en corte
Q3, Q4 y Q6 en corte; Q5 en conducción
Salida = 1

Si A = 0 y B = 1
BE Q1 en conducción, BC Q1 en corte
BE Q2 apenas conduce, BC Q2 en conducción
Q3 y Q5 en corte; Q4 y Q6 en conducción
Salida = 0

Si A = 1 y B = 0
BE Q1 apenas conduce, BC Q1 en conducción
BE Q2 en conducción, BC Q2 en corte
Q4 y Q5 en corte; Q3 y Q6 en conducción
Salida = 0

Si A = 1 y B = 1
BE Q1 apenas conduce, BC Q1 en conducción
BE Q2 apenas conduce, BC Q2 en conducción
Q3, Q4 y Q6 en conducción; Q5 en corte
Salida = 0

FUNCION NAND

Símbolo y tabla de verdad

nand

Circuito

f-nand

El circuito a esta altura del artículo no debería presentar mayores problemas de interpretación, la etapa de salida ya es conocida, la etapa de excitación es la misma que utilizamos en las funciones OR, INVERSORA e IGUALDAD y la etapa de entrada en la función INVERSORA y NOR y solo difiere de la anterior en que los colectores de ambas entradas van unidos a un único punto, la base de Q3 debido a que la etapa de excitación es simple y no doble.

Resumiendo:

Si A = 0 y B = 0
BE Q2 en conducción, BC Q2 en corte
BE Q1 en conducción, BC Q1 en corte
Q3 y Q5 en corte; Q4 y D3 en conducción
Salida = 1

Si A = 0 y B = 1
BE Q2 en conducción, BC Q2 en corte
BE Q1 apenas conduce, BC Q1 en conducción
Q3 y Q5 en corte; Q4 y D3 en conducción
Salida = 1

Si A = 1 y B = 0
BE Q2 apenas conduce, BC Q2 en conducción
BE Q1 en conducción, BC Q1 en corte
Q3 y Q5 en corte; Q4 y D3 en conducción
Salida = 1

Si A = 1 y B = 1
BE Q2 apenas conduce, BC Q2 en conducción
BE Q1 apenas conduce, BC Q1 en conducción
Q3 y Q5 en conducción; Q4 y D3 en corte
Salida = 0

FUNCION OR EXCLUSIVA

Símbolo y tabla de verdad

orexc

Circuito

f-orexc

Una vez mas las etapas de salida y exitación se corresponden a las ya vistas, como las veces anteriores duplicamos la etapa de entrada para soportar A y B en las cuales los componentes se distribuyen de la siguiente manera: para la entrada A corresponderán D1, Q2 y R2 y para la entrada B D2, Q1 y R1 siendo R3 parte común a ambas.

Si se observa con detenimiento el circuito podemos apreciar que la unión BE de Q1 y Q2 se encuentran conectadas a través de una resistencia de limitación ( R1 y R2 ) respectivamente, si seguimos observando apreciaremos que la entrada A llega a través de la resistencia R2 a la base de Q2 y a su vez también al emisor de Q1; de modo similar la entrada B llega a la base de Q1 y al emisor de Q2. Esta conexión permite mantener en estado de corte a Q1 y Q2 siempre que los niveles de A y B sean iguales; cuando estos varíen entrara en conducción el transistor afectado pasando a la saturación y haciendo entrar en corte a Q3.

Resumiendo:

Si A = 0 y B = 0
BE Q2 en corte, Q2 en corte
BE Q1 en corte, Q1 en corte
Q3 y Q5 en saturación
Q4 y D3 en corte
Salida = 0

Si A = 0 y B = 1
BE Q2 en corte, Q2 en corte
BE Q1 en conduccion, Q1 en conduccion
Q3 y Q5 en corte
Q4 y D3 en conducción
Salida = 1

Si A = 1 y B = 0
BE Q2 en conducción, Q2 en conducción
BE Q1 en corte, Q1 en corte
Q3 y Q5 en corte
Q4 y D3 en conducción
Salida = 1

Si A = 1 y B = 1
BE Q2 en corte, Q2 en corte
BE Q1 en corte, Q1 en corte
Q3 y Q5 en saturación
Q4 y D3 en corte
Salida = 0

Espero les haya gustado esta mini explicación de compuertas discretas, quiero aclarar que esta explicación es solamente para clarificar conceptos y no debería ser usada para reemplazar dichas funciones en un circuito ya que para que las mismas fuesen fiables se deben cumplir ciertas condiciones de apareamiento en los transistores que resultaría muy difícil de obtener en la práctica, al margen de ser antieconómicas.

Descargar:
PDF 577 KB

Autor: Gariel
Web de origen: www.geglab.com.ar